Via es uno de los componentes importantes de la PCB multicapa, y el costo de la perforación generalmente representa del 30% al 40% del costo de fabricación de PCB. En pocas palabras, cada orificio en la PCB se puede llamar una vía. Desde el punto de vista de la función, las vías se pueden dividir en dos categorías: una se utiliza para conexiones eléctricas entre capas; el otro se utiliza para fijar o posicionar dispositivos. En términos de proceso, las vías generalmente se dividen en tres categorías, a saber, vías ciegas, vías enterradas y vías pasantes.
Las vías ciegas se encuentran en las superficies superior e inferior de la placa de circuito impreso y tienen una cierta profundidad. Se utilizan para conectar la línea de superficie y la línea interna subyacente. La profundidad del agujero generalmente no excede una cierta proporción (apertura). El orificio enterrado se refiere al orificio de conexión ubicado en la capa interna de la placa de circuito impreso, que no se extiende a la superficie de la placa de circuito. Los dos tipos de orificios mencionados anteriormente se encuentran en la capa interna de la placa de circuito, y se completan mediante un proceso de formación de orificios pasantes antes de la laminación, y varias capas internas pueden superponerse durante la formación de la vía. El tercer tipo se llama orificio pasante, que penetra en toda la placa de circuito y se puede utilizar para la interconexión interna o como un orificio de posicionamiento de montaje de componentes. Debido a que el orificio pasante es más fácil de realizar en el proceso y el costo es menor, se utiliza en la mayoría de las placas de circuito impreso en lugar de los otros dos tipos de orificios pasantes. Los orificios de vía mencionados a continuación, a menos que se especifique lo contrario, se consideran orificios de vía.
1. Desde el punto de vista del diseño, una vía se compone principalmente de dos partes, una es el orificio de perforación en el medio y la otra es el área de la plataforma alrededor del orificio de perforación. El tamaño de estas dos partes determina el tamaño de la vía. Obviamente, en el diseño de PCB de alta velocidad y alta densidad, los diseñadores siempre esperan que cuanto más pequeño sea el orificio de vía, mejor, para que se pueda dejar más espacio de cableado en la placa. Además, cuanto más pequeño es el orificio de vía, la capacitancia parásita propia. Cuanto más pequeño es, más adecuado es para circuitos de alta velocidad. Sin embargo, la reducción del tamaño del agujero también provoca un aumento en el costo, y el tamaño de las vías no se puede reducir indefinidamente. Está limitado por tecnologías de proceso como la perforación y el chapado: cuanto más pequeño es el agujero, más perforación Cuanto más tiempo tome el agujero, más fácil será desviarse de la posición central; y cuando la profundidad del orificio excede 6 veces el diámetro del orificio perforado, no se puede garantizar que la pared del orificio pueda chaparse uniformemente con cobre. Por ejemplo, el grosor (profundidad del orificio pasante) de una placa PCB normal de 6 capas es de aproximadamente 50Mil, por lo que el diámetro mínimo de perforación que los fabricantes de PCB pueden proporcionar solo puede alcanzar los 8Mil.
En segundo lugar, la capacitancia parásita del orificio de vía en sí tiene una capacitancia parásita al suelo. Si se sabe que el diámetro del orificio de aislamiento en la capa de tierra de la vía es D2, el diámetro de la almohadilla de vía es D1 y el grosor de la placa PCB es T, La constante dieléctrica del sustrato de la placa es ε, y la capacitancia parásita de la vía es aproximadamente: C=1.41εTD1/(D2-D1) El principal efecto de la capacitancia parásita de la vía en el circuito es extender el Aumentar el tiempo de la señal y reducir la velocidad del circuito. Por ejemplo, para una PCB con un espesor de 50Mil, si se usa una vía con un diámetro interno de 10Mil y un diámetro de almohadilla de 20Mil, y la distancia entre la almohadilla y el área de cobre molido es de 32Mil, entonces podemos aproximar la vía usando la fórmula anterior La capacitancia parásita es aproximadamente: C = 1.41x4.4x0.050x0.020 / (0.032-0.020) = 0.517pF, el cambio de tiempo de subida causado por esta parte de la capacitancia es: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. Se puede ver a partir de estos valores ?? Que aunque el efecto del retraso de subida causado por la capacitancia parásita de una sola vía no es obvio, si la vía se usa varias veces en la traza para cambiar entre capas, el diseñador aún debe considerar cuidadosamente.
3. Inductancia parasitaria de vías Del mismo modo, hay inductancias parásitas junto con capacitancias parásitas en vías. En el diseño de circuitos digitales de alta velocidad, el daño causado por las inductancias parásitas de las vías es a menudo mayor que el impacto de la capacitancia parásita. Su inductancia en serie parásita debilitará la contribución del condensador de derivación y debilitará el efecto de filtrado de todo el sistema de energía. Podemos calcular simplemente la inductancia parásita aproximada de una vía con la siguiente fórmula: L=5.08h[ln(4h/d)+1] donde L se refiere a la inductancia de la vía, h es la longitud de la vía, y d es el centro El diámetro del agujero. Se puede ver en la fórmula que el diámetro de la vía tiene una pequeña influencia en la inductancia, y la longitud de la vía tiene la mayor influencia en la inductancia. Aún usando el ejemplo anterior, la inductancia de la vía se puede calcular como: L = 5.08x0.050 [ln (4x0.050 / 0.010) + 1] = 1.015nH. Si el tiempo de subida de la señal es 1ns, entonces su impedancia equivalente es: XL=πL/T10-90=3.19Ω. Tal impedancia ya no se puede ignorar cuando pasa la corriente de alta frecuencia. Se debe prestar especial atención al hecho de que el condensador de derivación debe pasar a través de dos vías al conectar la capa de potencia y la capa de tierra, de modo que la inductancia parásita de la vía se duplique.
4. A través del diseño en PCB de alta velocidad. A través del análisis anterior de las características parasitarias de las vías, podemos ver que en el diseño de PCB de alta velocidad, las vías aparentemente simples a menudo aportan grandes negativos al diseño del circuito. efecto. Con el fin de reducir los efectos adversos causados por los efectos parásitos de las vías, se puede hacer lo siguiente en el diseño tanto como sea posible:
1. De los dos aspectos del costo y la calidad de la señal, seleccione un tamaño razonable de vías. Por ejemplo, para el diseño de PCB del módulo de memoria de 6-10 capas, es mejor usar vías de 10/20Mil (perforadas / almohadilla). Para algunas placas de tamaño pequeño de alta densidad, también puede intentar usar 8/18Mil. agujero. En las condiciones técnicas actuales, es difícil utilizar vías más pequeñas. Para vías de alimentación o tierra, puede considerar usar un tamaño más grande para reducir la impedancia.
2. Las dos fórmulas discutidas anteriormente pueden concluir que el uso de un PCB más delgado es beneficioso para reducir los dos parámetros parásitos de la vía.
3. Trate de no cambiar las capas de las trazas de señal en la placa PCB, es decir, trate de no usar vías innecesarias.
4. Los pines de alimentación y tierra deben perforarse cerca, y el cable entre la vía y el pasador debe ser lo más corto posible, ya que aumentarán la inductancia. Al mismo tiempo, los cables de potencia y tierra deben ser lo más gruesos posible para reducir la impedancia.
5. Coloque algunas vías conectadas a tierra cerca de las vías de la capa de señal para proporcionar el bucle más cercano para la señal. Incluso es posible colocar una gran cantidad de vías de tierra redundantes en la placa PCB. Por supuesto, el diseño debe ser flexible. El modelo de vía discutido anteriormente es el caso donde hay almohadillas en cada capa. A veces, podemos reducir o incluso quitar las almohadillas de algunas capas. Especialmente cuando la densidad de las vías es muy alta, puede conducir a la formación de una ranura de rotura que separa el bucle en la capa de cobre. Para solucionar este problema, además de mover la posición de la vía, también podemos plantearnos colocar la vía sobre la capa de cobre. El tamaño de la almohadilla se reduce.
01 Ene