PCB a través del intercambio de habilidades de diseño

La vía es uno de los componentes importantes de la PCB multicapa, y el costo de perforación generalmente representa del 30% al 40% del costo de fabricación de PCB. En pocas palabras, cada orificio de la PCB se puede llamar vía. Desde el punto de vista de la función, las vías se pueden dividir en dos categorías: una se utiliza para conexiones eléctricas entre capas; el otro se utiliza para dispositivos de fijación o posicionamiento. En términos de proceso, las vías generalmente se dividen en tres categorías, a saber, vías ciegas, vías enterradas y vías pasantes.

Las vías ciegas se encuentran en las superficies superior e inferior de la placa de circuito impreso y tienen una cierta profundidad. Se utilizan para conectar la línea de superficie y la línea interior subyacente. La profundidad del orificio generalmente no excede una cierta relación (apertura). El orificio enterrado se refiere al orificio de conexión ubicado en la capa interna de la placa de circuito impreso, que no se extiende a la superficie de la placa de circuito. Los dos tipos de orificios mencionados anteriormente se encuentran en la capa interna de la placa de circuito y se completan mediante un proceso de formación de orificios pasantes antes de la laminación, y varias capas internas pueden superponerse durante la formación de la vía. El tercer tipo se denomina orificio pasante, que penetra en toda la placa de circuito y se puede utilizar para la interconexión interna o como orificio de posicionamiento de montaje de componentes. Debido a que el orificio pasante es más fácil de realizar en el proceso y el costo es menor, se utiliza en la mayoría de las placas de circuito impreso en lugar de los otros dos tipos de orificios pasantes. Los orificios de paso mencionados a continuación, a menos que se especifique lo contrario, se consideran orificios de paso.

　　1. Desde el punto de vista del diseño, una vía se compone principalmente de dos partes, una es el orificio de perforación en el medio y la otra es el área de la almohadilla alrededor del orificio de perforación. El tamaño de estas dos partes determina el tamaño de la vía. Obviamente, en el diseño de PCB de alta velocidad y alta densidad, los diseñadores siempre esperan que cuanto más pequeño sea el orificio de paso, mejor, para que se pueda dejar más espacio de cableado en la placa. Además, cuanto más pequeño sea el orificio de paso, la capacitancia parásita será propia. Cuanto más pequeño es, más adecuado es para circuitos de alta velocidad. Sin embargo, la reducción del tamaño del orificio también conlleva un aumento en el costo, y el tamaño de las vías no se puede reducir indefinidamente. Está limitado por tecnologías de proceso como la perforación y el enchapado: cuanto más pequeño es el orificio, más perforación Cuanto más tiempo tarda el orificio, más fácil es desviarse de la posición central; Y cuando la profundidad del orificio supera 6 veces el diámetro del orificio perforado, no se puede garantizar que la pared del orificio pueda recubrirse uniformemente con cobre. Por ejemplo, el grosor (profundidad del orificio pasante) de una placa PCB normal de 6 capas es de aproximadamente 50 mil, por lo que el diámetro mínimo de perforación que pueden proporcionar los fabricantes de PCB solo puede alcanzar las 8 mil.

　　Second, the parasitic capacitance of the via hole itself has a parasitic capacitance to the ground. If it is known that the diameter of the isolation hole on the ground layer of the via is D2, the diameter of the via pad is D1, and the thickness of the PCB board is T, The dielectric constant of the board substrate is ε, and the parasitic capacitance of the via is approximately: C=1.41εTD1/(D2-D1) The main effect of the parasitic capacitance of the via on the circuit is to extend the rise time of the signal and reduce The speed of the circuit. For example, for a PCB with a thickness of 50Mil, if a via with an inner diameter of 10Mil and a pad diameter of 20Mil is used, and the distance between the pad and the ground copper area is 32Mil, then we can approximate the via using the above formula The parasitic capacitance is roughly: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, the rise time change caused by this part of the capacitance is: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. It can be seen from these values ??that although the effect of the rise delay caused by the parasitic capacitance of a single via is not obvious, if the via is used multiple times in the trace to switch between layers, the designer should still consider carefully.

　　3. Parasitic inductance of vias Similarly, there are parasitic inductances along with parasitic capacitances in vias. In the design of high-speed digital circuits, the damage caused by parasitic inductances of vias is often greater than the impact of parasitic capacitance. Its parasitic series inductance will weaken the contribution of the bypass capacitor and weaken the filtering effect of the entire power system. We can simply calculate the approximate parasitic inductance of a via with the following formula: L=5.08h[ln(4h/d)+1] where L refers to the inductance of the via, h is the length of the via, and d is the center The diameter of the hole. It can be seen from the formula that the diameter of the via has a small influence on the inductance, and the length of the via has the greatest influence on the inductance. Still using the above example, the inductance of the via can be calculated as: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. If the rise time of the signal is 1ns, then its equivalent impedance is: XL=πL/T10-90=3.19Ω. Such impedance can no longer be ignored when high-frequency current passes. Special attention should be paid to the fact that the bypass capacitor needs to pass through two vias when connecting the power layer and the ground layer, so that the parasitic inductance of the via will double.

　　4. A través del diseño en PCB de alta velocidad. A través del análisis anterior de las características parásitas de las vías, podemos ver que en el diseño de PCB de alta velocidad, las vías aparentemente simples a menudo aportan grandes aspectos negativos al diseño de circuitos. efecto. Con el fin de reducir los efectos adversos causados por los efectos parásitos de las vías, se puede hacer lo siguiente en el diseño tanto como sea posible:

　　1. De los dos aspectos de costo y calidad de la señal, seleccione un tamaño razonable de vías. Por ejemplo, para el diseño de PCB del módulo de memoria de 6-10 capas, es mejor usar vías de 10/20Mil (perforadas / almohadilladas). Para algunas tablas de tamaño pequeño de alta densidad, también puede intentar usar 8/18Mil. agujero. En las condiciones técnicas actuales, es difícil utilizar vías más pequeñas. Para las vías de alimentación o tierra, puede considerar usar un tamaño más grande para reducir la impedancia.

　　2. Las dos fórmulas discutidas anteriormente se pueden concluir que el uso de un PCB más delgado es beneficioso para reducir los dos parámetros parásitos de la vía.

　　3. Trate de no cambiar las capas de las trazas de señal en la placa PCB, es decir, trate de no usar vías innecesarias.

　　4. Los pines de alimentación y tierra deben perforarse cerca, y el cable entre la vía y el pin debe ser lo más corto posible, ya que aumentarán la inductancia. Al mismo tiempo, los cables de alimentación y tierra deben ser lo más gruesos posible para reducir la impedancia.

　　5. Coloque algunas vías conectadas a tierra cerca de las vías de la capa de señal para proporcionar el bucle más cercano a la señal. Incluso es posible colocar un gran número de vías de tierra redundantes en la placa PCB. Por supuesto, el diseño debe ser flexible. El modelo via discutido anteriormente es el caso en el que hay almohadillas en cada capa. A veces, podemos reducir o incluso quitar las almohadillas de algunas capas. Especialmente cuando la densidad de las vías es muy alta, puede provocar la formación de una ranura de rotura que separa el bucle en la capa de cobre. Para resolver este problema, además de mover la posición de la vía, también podemos considerar colocar la vía sobre la capa de cobre. El tamaño de la almohadilla se reduce.